C99000000其他服务

针对高算力应用场景中芯片输入输出和计算速度瓶颈问题，本项目主要任务为设计领域专用流处理器，提供高速的接口与计算支持。PCIE IP主要用于为芯片提供高速接口保障数据的快速搬运，PLL IP主要用于提供高频率工作时钟，保障芯片内部的工作性能。总体要求：基于28nm的PCIE IP和PLL IP。服务内容：通过技术服务和技术中介，受托提供完整的28nm PCIE IP和完整的28nm PLL IP。技术要求：1. 基于28nm的PCIe Gen3完整的PHY IP（pcs+serdes）（含PHY与控制器集成服务）；2. 基于28nm的PLL IP ；3、指标要求： （1）设计工艺：28nm HPCP； （2）PCIe性能与功耗参数，支持PHY(Serdes+PCS)单通道tt corner 85°结温下8Gbps正常工作功耗小于350mW； （3）PCIe面积参数：支持PHY(x4)面积小于2.5mm2 ； (4) PCIe参数:支持ESD HBM≥2000V;ERDES模式支持突发总线传输，在突发总线传输模式下CDR锁定时间不超过500UI （5）PLL性能指标：输入频率范围20MHz-400MHz；最高输出频率不低于3GHz； 支持小数分频及SSC；输出占空比45%：55% 商务要求：签订合同后一年内完成技术服务兑现；质保期一年；采用原厂IP标准出货的发送方式；要求供应商能够在24小时内响应咨询需求，能够对IP核的系统集成及测试验证提供技术支持，提供SERDES IP设计与验证方案，提供技术响应与技术支持服务方案。