A02111100通信、导航测试仪器

拟采购龙架构结合异构加速综合实验系统3套，主要指标：1、主核心采用自主指令集IP软核1C102架构CPU的FPGA和国产4核Cortex A53处理器及双核R5处理器的双核心架构，主频>=1GHZ的PSOC形态FPGA。逻辑资源>=450k，双核心独立支持操作系统，支持AMS模式，互相独立运作。提供支持miniLA指令的Loognarch源码级处理器。2、预处理单元不少于50个节点，每节点4个VexRiscv架构SOC系列FPGA，国产易灵思新一代蓝宝石系列，协处理器主频>=1GHz，6个流水线阶段，片内逻辑资源>=120k.3、计算阵列以Cortex-A7异构服集群的计算颗粒有>=50颗Cortex-A7架构国产PSOC系列FPGA组成。需支持>=20k的逻辑单元，支撑可加密定制化神经元开发。4、主核心提供EEPROM>=64Kb。5、综合实验系统集成1路DAC，分辨率>=8位,采样率>=125M；1路ADC分辨率>=8位,采样率>=32M。6、提供FLASH和SD卡启动的模式对每颗处理器进行上电自配置.7、包含异构主处理器、协处理器与计算单元在内的所有处理单元提供独立的DDR3内存。提供大容量主内存>=32G。8、主硬盘，M.2规格，>=1TB。9、配备千兆网口、USB转UART、USB-OTG、I2C等通信接口，HDMI等图像接口，不低于27寸显示及鼠标键盘。10、支持vivado、PROCISE、scaledEDA、IAR、Efinity等工具对异构架构进行开发与联调，配备JLINK。质保五年。供货周期：60日；拟采购2GHz带宽函数任意波形发生器1台。指标如下：任意波形文件：自定义波形;带宽：DC～2GHz（DC耦合输出模式），10MHz～4GHz（AC耦合输出模式）;采样率：5.0GSa/s(插值到10GSa/s);函数波形（DDFS）：正弦、方波、脉冲、三角、锯齿、噪声、直流;Mark输出数量：2个Mark/通道（Mark复用16bits波形中的低两位）;输出通道：2；垂直分辨率：16bits;IQ矢量基带信号发生选件（任意波方式）：类型：AM/FM/PM/ASK/FSK/PSK/QAM 滤波器：矩形、三角、RRC、RC、GAUSS 数据源：全0、全1、伪随机码(7,9,15,20,23）、自定义、文件输入;输出模式：DC耦合输出，AC耦合输出;IQ矢量调制校准选件：内置I/Q输出模式校准选件(两个通道分别输出I信号、Q信号，外接用户矢量源完成上变频，通过网线连接用户信号分析仪进行自动校准)，提升宽带调制信号的质量。通道1通道2为一组，通道3通道4为一组;函数波形（DDWS)：正弦、方波、脉冲、指数增、指数减、sinc、高斯、半正矢、噪声、直流。质保期一年；供货周期：90日。付款方式：合同签订后支付合同总价款的 50 %，剩余 50 %验收合格后支付。